• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種電力長度測定方法，測定在具備與測試對象之晶圓接觸的複數探針之半導體測試裝置中的，以該複數探針中之一探針為第1端訊號路徑的電力長度；該電力長度測定方法包含如下步驟：使具有導電性區域之校準晶圓的該導電性區域，與該複數探針全體接觸的步驟；在使該校準晶圓之該導電性區域與該複數探針全體接觸的狀態下，自作為測定對象之該訊號路徑的第2端起輸入測定訊號，於該第2端側，測定該測定訊號的在該導電性區域與該複數探針中之一探針的接觸部反射之訊號波形的步驟；以及依據於該第2端側測定出之該訊號波形，計算該訊號路徑之電力長度的步驟。
    公开号:TW201319595A
    申请号:TW101126070
    申请日:2012-07-19
    公开日:2013-05-16
    发明作者:Kouichi Takenaka；Koji Takada；Iwao Nakanishi
    申请人:Yik Corp；
    IPC主号:G01R31-00
    专利说明:
    半導體測試裝置的電力長度測定方法
    本發明係為一種，以晶圓階段為對象之半導體的測試裝置中，用於進行插腳間時序調整的電力長度測定技術。
    於以下引用專利、專利申請、專利公報、科學文獻等而明瞭之，但為了更充分地說明本發明之習知技術，將其等內容援用於此。
    圖7為，顯示習知技術中的，半導體測試裝置與被測定元件(DUT)間的連接之基本構成的圖。如圖7所示，半導體測試裝置100，具備測定控制部110以及插腳電子卡(PE card)120。插腳電子卡120，與未圖示之基座單元所具備的纜線600a及600b相連接。纜線600a及600b之另一端，與探針卡700相連接。探針卡700，具備與DUT800接觸之複數探針。此複數探針包含：與DUT800之訊號插腳(Sig)接觸的探針、以及與DUT800之接地插腳(GND)接觸的探針。
    插腳電子卡120具備：複數組的驅動器121a與121b、以及比較器122a與122b。驅動器121a，依據測定控制部110的指示產生訊號波形，介由電阻Ra往纜線600a及比較器122a輸出。驅動器121b，依據測定控制部110的指示產生訊號波形，介由電阻Rb往纜線600b及比較器122b輸出。比較器122a，將輸入訊號與依據測定控制部110指示之基準電壓進行比較，並將比較結果輸出至測定控制部110。比較器122b，將輸入訊號與依據測定控制部110指示之基準電壓進行比較，並將比較結果輸出至測定控制部110。而測定控制部110，依據來自比較器122a及122b之比較結果，判定DUT800的良莠。
    如此地，半導體測試裝置100，採用往DUT800之輸出訊號與來自DUT800之輸入訊號，共用纜線600a及600b的方式。此等輸出入共有型，雖在提高時序精度上不利，但因得以增加每單位面積的插腳數目，故在以晶圓段階為對象的前工程測試中多被採用。
    半導體測試裝置100中，為了減小將測試訊號施加於DUT800之各插腳的時序之時滯(偏移)，而重新對各個插腳預先進行電力長度(訊號的延遲時間)的測定，並依據獲得的電力長度施行測試訊號輸出之時序調整。
    圖8A為，用於說明習知技術之電力長度測定的方塊圖。圖8A中，為了說明僅顯示1個插腳的部分。電力長度測定，係使用TDR法(Time Domain Reflectometry method，時域反射法)。如圖8A所示，既往，在進行電力長度測定時，使探針卡700之探針前端為開路狀態。而後，自驅動器121輸出測試訊號，量測其通過路徑R1直接到達比較器122為止的時間T1。其次，再度自驅動器121輸出測試訊號，並量測通過路徑R2到達比較器122為止的時間T2。路徑R2為，經由纜線600，於探針卡700之開路端反射，再經由纜線600返回的路徑。
    時間T2與時間T1的差，相當於應測定之電力長度的2倍。因此，測定控制部110，藉由測定時間T2與時間T1，可取得測定對象之電力長度。
    圖9A為，說明習知技術中進行電力長度測定時的比較器之輸入訊號的圖。電力長度之測定訊號，例如使用自Low上升至High的矩形波。此時，可使時間T1，如圖9A所示，為：驅動器121中自Low上升至High的時刻t0起，至比較器122檢測出與High訊號對應的第1閾值以上之輸入訊號的時刻t1為止之時間。此外，可使第1閾值，為較測定訊號電壓更低的值，例如，為測定訊號電壓的25%程度。
    探針卡700之前端為開路狀態時，返回的反射波重疊而電壓上升。因此，可使時間T2為：驅動器121中自Low上升至High的時刻t0起，至比較器122檢測出較第1閾值更高的第2閾值以上之輸入訊號的時刻t2為止之時間。此外，可使第2閾值，為較測定訊號電壓更低的值，例如，為測定訊號電壓的75%程度。
    藉由自時間T2減去時間T1，可獲得自時刻t1起至時刻t2為止之時間，即電力長度之2倍的時間。自然，亦可直接測定自時刻t1起至時刻t2為止之時間以算出電力長度之2倍的時間。
    圖8B為，用於說明習知技術之電力長度測定之其他例的方塊圖。上述之習知例中，雖使探針卡700之前端為開路狀態，但近年來，亦如圖8B所示，使探針卡700之探針前端為接地狀態地施行測定。
    此一情況，若來自接地端之反射波返回則比較器122的輸入電壓成為0V。圖9B為，說明此一構成之進行電力長度測定時的比較器之輸入訊號的圖。如圖9B所示，可使時間T2為：驅動器121中自Low上升至High的時刻t0起，至比較器122檢測出第2閾值以下之輸入訊號的時刻t2為止之時間。可使此一情況中之第2閾值，為與第1閾值同程度的值。
    [習知技術文獻]
    [專利文獻]
    [專利文獻1]日本特開2005-331264號公報
    一般而言，使探針前端為接地狀態而測定電力長度者較能提高時序精度。隨著近年半導體元件之高速化、小型化、工時縮短化等，在以晶圓段階為對象之前工程用半導體測試裝置中，亦要求高的時序精度，使探針前端為接地狀態而測定電力長度的必要性提高。
    由於探針前端在待機狀態中斷開，故為使電力長度測定時探針前端為接地狀態而必須使用工具。作為用於使探針前端為接地狀態的工具，考慮使用例如專利文獻1所記載之校準晶圓。此處，校準晶圓，具有與DUT之插腳配置為相同配置的焊墊，以短路配線使焊墊與接地點呈短路。
    然而，若使用具有與DUT之插腳配置為相同配置的焊墊之校準晶圓進行電力長度測定，則必須對各個DUT的種類設計‧製造校準晶圓，而造成用於電力長度測定之負荷增加，招致成本的上升。
    本發明，在以晶圓為對象之半導體測試裝置中，可簡單地使探針前端為接地狀態而進行電力長度測定。
    本發明之一種電力長度測定方法，用以測定在具備與測試對象之晶圓接觸的複數探針之半導體測試裝置中的，以該複數探針中之一探針為第1端的訊號路徑之電力長度；該電力長度測定方法包含如下步驟：使該複數探針全體接觸具有導電性區域之校準晶圓的該導電性區域的步驟；在使該複數探針全體接觸該校準晶圓之該導電性區域之狀態下，自作為測定對象之該訊號路徑的第2端起輸入測定訊號，於該第2端側，測定該測定訊號在該導電性區域與該複數探針中之一者的接觸部反射之訊號波形的步驟；以及依據於該第2端側所測定出之該訊號波形，計算該訊號路徑之電力長度的步驟。
    本發明之一種電力長度測定方法，用以測定在具備與測試對象之晶圓接觸的複數探針，且包含對於一探針使其與複數訊號路徑相連接之探針的半導體測試裝置中的，以該複數探針中之一探針為第1端之1條訊號路徑的電力長度；該電力長度測定方法包含如下步驟：使該複數探針全體接觸具有導電性區域之校準晶圓的該導電性區域之步驟；在使該複數探針全體接觸該校準晶圓之該導電性區域的狀態下，自作為測定對象之該訊號路徑的第2端起輸入測定訊號，於該第2端側，測定該測定訊號在該導電性區域與該複數探針中之一探針的接觸部反射之訊號波形的步驟；以及依據於該第2端側測定出之該訊號波形，計算該訊號路徑之電力長度的步驟。
    而本發明之另一種電力長度測定方法，用以測定在具備與測試對象之晶圓接觸的複數探針之半導體測試裝置的，以該複數探針中之一探針為第1端的訊號路徑的電力長度；該電力長度測定方法包含如下步驟：使該複數探針全體接觸具有導電性區域之校準晶圓的該導電性區域的步驟。
    該複數探針可包含接地用探針。
    該校準晶圓，可為載置該測試對象之晶圓的探針台裝置可載置之形狀。
    該校準晶圓，可由表面形成有導體膜之矽晶圓構成，可由金屬板構成，亦可由表面形成有導體膜之樹脂構成。
    依本發明，在以晶圓為對象之半導體測試裝置中，可簡單地使探針前端為接地狀態而進行電力長度測定。
    [實施本發明之最佳形態]
    以下，參考附圖說明本發明之實施形態。本發明之實施形態的以下說明，係單就添附之專利請求範圍所規定的發明及其均等物而加以具體說明，依據本發明揭示之內容，所屬領域中具有通常知識者應加以了解其目的並非為限定之。
    圖1為，用於說明本發明之第1實施形態的電力長度測定之圖。半導體測試裝置100、纜線600a及600b、探針卡700的構成可與習知技術相同。半導體測試裝置100，具備測定控制部110及插腳電子卡(PE card)120。插腳電子卡120，與未圖示之基座單元所具備的纜線600a及600b相連接。纜線600a及600b之另一端，與探針卡700相連接。探針卡700，具備與被測定元件(DUT)接觸之複數探針。此複數探針包含：與DUT之訊號插腳(Sig)接觸的探針、以及與DUT之接地插腳(GND)接觸的探針。
    插腳電子卡120具備：複數組的驅動器121a與121b、以及比較器122a與122b。驅動器121a，依據測定控制部110的指示產生訊號波形，介由電阻Ra往纜線600a及比較器122a輸出。驅動器121b，依據測定控制部110的指示產生訊號波形，介由電阻Rb往纜線600b及比較器122b輸出。比較器122a，將輸入訊號與依據測定控制部110指示之基準電壓進行比較，並將比較結果輸出至測定控制部110。比較器122b，將輸入訊號與依據測定控制部110指示之基準電壓進行比較，並將比較結果輸出至測定控制部110。而測定控制部110，依據來自比較器122a及122b之比較結果，判定DUT的良莠。
    本發明之第1實施形態中，使用表面整體或表面之大部分具有導電性之校準晶圓200，使全部的探針前端與校準晶圓200之表面接觸。藉此，可無關探針之配置‧配置狀態地，使全部的探針前端為接地狀態。亦即，可在探針卡700之探針前端為接地狀態下，測定電力長度。
    圖2A為，顯示本發明之第1實施形態的校準晶圓200之圖。圖2B為，顯示測試對象之晶圓820的圖。如圖2A及圖2B所示，校準晶圓200，與測試對象之晶圓820為略同形狀，例如，可由於表面全體形成有導體膜之矽晶圓構成。導體膜之材料並無限定，可使用Al、Ag、Au、Cu等各種材料。此外，基板並不限為矽，亦可使用樹脂等。進一步，亦可使用金屬圓盤或表面整體成為導體之介電基板而構成校準晶圓200。
    半導體測試中，為了載置晶圓，使用未圖示之探針台裝置，而宜使校準晶圓200，為載置測試對象之晶圓820的探針台裝置可載置之形狀。藉此，便能夠在與晶圓測試相同的條件進行電力長度測定。此外，若為同一直徑則可在以不同種類之晶圓為對象的測試之電力長度測定上使用。
    本發明之第1實施形態的校準晶圓200，由於不必在晶圓上形成焊墊、電晶體、配線圖案等，故可極低價地製造。
    圖3為，顯示使用本發明之第1實施形態的校準晶圓200進行電力長度測定時之順序的流程圖。
    (步驟S101)
    首先，使探針卡700之全部的探針前端與校準晶圓200的導電面接觸。探針可包含接地探針。藉此，使全體探針前端呈接地狀態。
    (步驟S102)
    在此一狀態下，測定控制部110，自驅動器121a及121b輸出作為測定訊號之矩形波。
    (步驟S103)
    而後，測定控制部110，判斷比較器122a及122b之輸入訊號是否為第1閾值(參考圖9B)以上。
    (步驟S104)
    測定控制部110，一檢測出比較器122之輸入訊號為第1閾值以上，則記錄輸入訊號與第1閾值交叉的時序。可使時序為，例如測定訊號輸出後之時間。
    (步驟S105)
    其次，測定控制部110，判斷比較器122之輸入訊號是否為第2閾值(參考圖9B)以下。
    (步驟S106)
    測定控制部110，一檢測出比較器122之輸入訊號為第2閾值以下，則記錄輸入訊號與第2閾值交叉的時序。可使時序為，例如測定訊號輸出後之時間。
    (步驟S107)
    而後，測定控制部110，自輸入訊號與第1閾值交叉的時序、以及輸入訊號與第2閾值交叉的時序兩者的差異量，算出電力長度。
    圖4為，用於說明本發明之第1實施形態的電力長度測定其交錯動作的圖。本發明之第1實施形態的電力長度測定，如圖4所示，在將複數路徑於探針卡710上連接以進行交錯動作的情況中亦可有效地應用。圖4所示之例子中，將來自驅動器121a之路徑與來自驅動器121b之路徑於探針卡710連接，並連接至DUT710之時脈端子。
    此一構成下，若使驅動器121a與驅動器121b之相位偏移而進行交錯動作，則自驅動器121a輸出之訊號與自驅動器121b輸出之訊號兩者的合成波形，被輸入至DUT710，能夠以較通常更高的頻率進行DUT710的測試。
    近年，因要求攜帶型機器等的小型化，半導體元件為了使安裝面積削減而具有SoP(系統單晶片)化的傾向。由於此一傾向，單件之各元件，以未封裝之裸晶片的狀態出貨的情況增加。此一情況，過去必須在封裝後，以晶圓狀態進行由後工程用之半導體測試裝置施行之最終檢查。因最終檢查，係以元件之最高速度進行，故以晶圓階段為對象之半導體測試裝置亦被要求高速化。為因應此一要求，而施行交錯動作。
    圖5為，用於說明在本發明之第1實施形態的電力長度測定之施行交錯動作的構成中，在探針端為斷開狀態下進行電力長度測定時之問題的圖。圖4所示之構成的情況，若欲如圖5所示在使探針端為開路狀態下測定電力長度，則測定來回2條路徑的路徑R3之電力長度，而無法測定各個路徑之電力長度。
    圖6為，說明在本發明之第1實施形態的電力長度測定之施行交錯動作的構成中，使用校準晶圓200進行電力長度測定之情況的圖。如圖6所示，使探針端，與本發明之第1實施形態的校準晶圓200接觸而為接地狀態，自連接一方之路徑的驅動器121a輸出矩形波，自另一方路徑的驅動器121b輸出0V，藉而可測定前者路徑之電力長度。
    此時，構成為兩路徑之連接點與探針之配線延遲較驅動器121a之上升時間變得十分短。自探針端往接地點之阻抗，與路徑之阻抗相比十分地小，故比較器122a所測定之下降波形，可約略視為於探針端之固定端反射所產生。因此，即便是在探針卡710中相連接之路徑，仍可測定與單一路徑同等的電力長度。
    本說明書中表示「前、後、上、下、右、左、垂直、水平、下、橫、行、及列」等方向之詞語，係對本發明之裝置中此等的方向之描述。因此，本發明之說明書中的此等用詞，應於本發明之裝置中作相對地解釋。
    「構成」等用詞，係為了用於實行本發明之功能所構成，或用於顯示裝置之結構、要素、部分而使用。
    進而言之，專利請求範圍中以「功能手段(Means Plus Function)」表現之詞彙，應包含用於實行本發明所具備之功能而可利用之任何構造。
    以上，雖對本發明之最佳實施形態加以說明並例示，但此等僅為發明之例示而並非限定發明者，可在不逸脫本發明之精神或範圍的範疇內進行追加、削除、置換及其他變更。亦即，本發明並不受前述實施形態所限定，係以以下之專利請求範圍的範圍而限定。
    100‧‧‧半導體測試裝置
    110‧‧‧測定控制部
    120‧‧‧插腳電子卡
    121(121a、121b、121c)‧‧‧驅動器
    122(122a、122b、122c)‧‧‧比較器
    200‧‧‧校準晶圓
    600(600a、600b、600c)‧‧‧纜線
    700、710‧‧‧探針卡
    800、810‧‧‧DUT
    820‧‧‧晶圓
    Ra、Rb、Rc‧‧‧電阻
    圖1 用於說明本發明之第1實施形態的電力長度測定之圖。
    圖2A 顯示本發明之第1實施形態的校準晶圓之圖。
    圖2B 顯示測試對象之晶圓的圖。
    圖3 顯示使用本發明之第1實施形態的校準晶圓進行電力長度測定時之順序的流程圖。
    圖4 用於說明本發明之第1實施形態的電力長度測定其交錯動作的圖。
    圖5 用於說明在本發明之第1實施形態的電力長度測定之施行交錯動作的構成中，在探針端為斷開狀態下進行電力長度測定時之問題的圖。
    圖6 說明在本發明之第1實施形態的電力長度測定之施行交錯動作的構成中，使用校準晶圓進行電力長度測定之情況的圖。
    圖7 顯示習知技術中的，半導體測試裝置與被測定元件(DUT)間的連接之基本構成的圖。
    圖8A 用於說明習知技術之電力長度測定的方塊圖。
    圖8B 用於說明習知技術之電力長度測定的方塊圖。
    圖9A 說明習知技術中進行電力長度測定時的比較器之輸入訊號的圖。
    圖9B 說明習知技術中進行電力長度測定時的比較器之輸入訊號的圖。
    权利要求:
    Claims (18)
    [1] 一種電力長度測定方法，用以測定在具備與測試對象之晶圓接觸的複數探針之半導體測試裝置中的，以該複數探針中之一探針為第1端的訊號路徑之電力長度；該電力長度測定方法包含如下步驟：使該複數探針全體接觸具有導電性區域之校準晶圓的該導電性區域的步驟；在使該複數探針全體接觸該校準晶圓之該導電性區域之狀態下，自作為測定對象之該訊號路徑的第2端起輸入測定訊號，於該第2端側，測定該測定訊號在該導電性區域與該複數探針中之一者的接觸部反射之訊號波形的步驟；以及依據於該第2端側所測定出之該訊號波形，計算該訊號路徑之電力長度的步驟。
    [2] 如申請專利範圍第1項之電力長度測定方法，其中，該複數探針包含接地用探針。
    [3] 如申請專利範圍第1或2項之電力長度測定方法，其中，該校準晶圓係呈可由載置該測試對象之晶圓的探針台裝置所載置之形狀。
    [4] 如申請專利範圍第1或2項之電力長度測定方法，其中，該校準晶圓係以表面形成有導體膜之矽晶圓構成。
    [5] 如申請專利範圍第1或2項之電力長度測定方法，其中，該校準晶圓係以金屬板構成。
    [6] 如申請專利範圍第1或2項之電力長度測定方法，其中，該校準晶圓係以表面形成有導體膜之樹脂構成。
    [7] 一種電力長度測定方法，用以測定在具備與測試對象之晶圓接觸的複數探針，且包含對於一探針使其與複數訊號路徑相連接之探針的半導體測試裝置中的，以該複數探針中之一探針為第1端之1條訊號路徑的電力長度；該電力長度測定方法包含如下步驟：使該複數探針全體接觸具有導電性區域之校準晶圓的該導電性區域之步驟；在使該複數探針全體接觸該校準晶圓之該導電性區域的狀態下，自作為測定對象之該訊號路徑的第2端起輸入測定訊號，於該第2端側，測定該測定訊號在該導電性區域與該複數探針中之一探針的接觸部反射之訊號波形的步驟；以及依據於該第2端側測定出之該訊號波形，計算該訊號路徑之電力長度的步驟。
    [8] 如申請專利範圍第7項之電力長度測定方法，其中，該複數探針包含接地用探針。
    [9] 如申請專利範圍第7或8項之電力長度測定方法，其中，該校準晶圓係呈可由載置該測試對象之晶圓的探針台裝置所載置之形狀。
    [10] 如申請專利範圍第7或8項之電力長度測定方法，其中，該校準晶圓係以表面形成有導體膜之矽晶圓構成。
    [11] 如申請專利範圍第7或8項之電力長度測定方法，其中，該校準晶圓係以金屬板構成。
    [12] 如申請專利範圍第7或8項之電力長度測定方法，其中，該校準晶圓係以表面形成有導體膜之樹脂構成。
    [13] 一種電力長度測定方法，用以測定在具備與測試對象之晶圓接觸的複數探針之半導體測試裝置的，以該複數探針中之一探針為第1端的訊號路徑的電力長度；該電力長度測定方法包含如下步驟：使該複數探針全體接觸具有導電性區域之校準晶圓的該導電性區域的步驟。
    [14] 如申請專利範圍第13項之電力長度測定方法，其中，該複數探針包含接地用探針。
    [15] 如申請專利範圍第13或14項之電力長度測定方法，其中，該校準晶圓係呈可由載置該測試對象之晶圓的探針台裝置所載置之形狀。
    [16] 如申請專利範圍第13或14項之電力長度測定方法，其中，該校準晶圓係以表面形成有導體膜之矽晶圓構成。
    [17] 如申請專利範圍第13或14項之電力長度測定方法，其中，該校準晶圓係以金屬板構成。
    [18] 如申請專利範圍第13或14項之電力長度測定方法，其中，該校準晶圓係以表面形成有導體膜之樹脂構成。
    类似技术:
    公开号 | 公开日 | 专利标题
    US6791344B2|2004-09-14|System for and method of testing a microelectronic device using a dual probe technique
    KR100915436B1|2009-09-03|프로브 카드를 테스트하는 방법 및 시스템
    JP4843071B2|2011-12-21|プリント配線板の検査装置及び検査方法
    US8098076B2|2012-01-17|Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test
    US20110156730A1|2011-06-30|Chip-based prober for high frequency measurements and methods of measuring
    KR20100112629A|2010-10-19|제조 방법 및 시험용 웨이퍼 유닛
    Grund et al.2005|TLP systems with combined 50-and 500-/spl Omega/impedance probes and Kelvin probes
    CN100474577C|2009-04-01|基板及其电测方法
    JP6219073B2|2017-10-25|絶縁検査装置
    TWI580980B|2017-05-01|半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
    EP3037828A1|2016-06-29|Fault detection for a flexible probe tip
    Weber et al.2017|Correlation limits between capacitively coupled transmission line pulsing | and CDM for a large chip-on-flex assembly
    JP5105442B2|2012-12-26|プリント基板の検査装置および検査方法
    JP2006200973A|2006-08-03|回路基板検査方法およびその装置
    Zur Nieden et al.2017|Characterization of a 1-pin stress ESD testing method for the analysis of nanosecond-range charging effects
    Reverdy et al.2014|Electro Optical Terahertz Pulse Reflectometry, a non destructive technique to localize defects on various type of package
    US20130257453A1|2013-10-03|RF ESD Device Level Differential Voltage Measurement
    JP2019060768A|2019-04-18|抵抗測定装置、基板検査装置、及び抵抗測定方法
    CN104777360A|2015-07-15|去嵌入的测试方法
    JP2014020815A|2014-02-03|基板検査装置および基板検査方法
    JP2008082734A|2008-04-10|電気的接触装置、高周波測定システムおよび高周波測定方法
    JP3662179B2|2005-06-22|ウェーハプロービング装置
    KR20120005941A|2012-01-17|회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치
    Krueger et al.2008|Advanced localization technique of failures in packages/IO-stages of chips using vector network analyser
    JP2006170700A|2006-06-29|プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
    同族专利:
    公开号 | 公开日
    JP2013024729A|2013-02-04|
    KR20130011948A|2013-01-30|
    TWI580980B|2017-05-01|
    KR101762383B1|2017-07-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    EP0622636A1|1993-04-29|1994-11-02|International Business Machines Corporation|Method for improving accuracy tester auto-calibration|
    JP2000009801A|1998-06-19|2000-01-14|Advantest Corp|Ｉｃ試験装置のｔｄｒタイミング校正方法|
    KR20010050814A|1999-10-01|2001-06-25|하이든 마틴|소스 동기 신호의 검사 방법 및 장치|
    JP2001281283A|2000-03-31|2001-10-10|Sony Corp|プリント配線基板の検査装置及びプリント配線基板の検査方法|
    JP2002100658A|2000-09-22|2002-04-05|Sony Corp|半導体装置の検査装置|
    JP2004157129A|2001-06-07|2004-06-03|Advantest Corp|半導体試験装置のキャリブレーション方法|
    JP4391738B2|2002-11-06|2009-12-24|東京エレクトロン株式会社|プローブの接触位置の採取方法、プローブの接触位置の補正方法及びプローブ装置間の接触誤差の解消方法|
    JP4254613B2|2004-05-18|2009-04-15|横河電機株式会社|半導体試験装置|
    KR20100079126A|2008-12-30|2010-07-08|주식회사 동부하이텍|반도체 디바이스의 특성 측정 장치 및 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011159835A|JP2013024729A|2011-07-21|2011-07-21|半導体試験装置における電気長測定方法|
    [返回顶部]